Möglichkeiten verifizieren
Jedes Testverfahren findet seine Grenzen bei der Testabdeckung und Fehlererkennung in Verbindung mit der zunehmenden Komplexität aktueller und kommender Baugruppen. Viele Bauformen lassen kaum noch Möglichkeiten eines mechanischen Zugriffs, insofern ist es sinnvoll, Prüfverfahren miteinander zu kombinieren. Eine der Optionen zur Test- und Fehlerabdeckung könnte Boundary Scan sein.
Die Boundary-Scan-Technologie wurde 1990 unter IEEE 1149.1 standardisiert. Im Gegensatz zum Incircuit-Test erfolgt beim Boundary Scan der physikalische Zugriff nicht über viele Testspitzen, sondern lediglich über vier Verbindungsleitungen. Ein Vorteil dieser Testtechnik besteht darin, dass man Baugruppen testen kann, ohne physikalischen Zugriff auf die oft verdeckten Anschlüsse zu haben.
Test einer integrierten Schaltung
Seit es integrierte Schaltungen gibt besteht die Notwendigkeit deren Funktion zu überprüfen. Handelt es sich dabei um digitale Schaltungen, gestaltet sich deren Test relativ einfach: Man legt an den Eingängen nacheinander sämtliche möglichen Testvektoren nacheinander an und vergleicht die Reaktion der Schaltung an den Ausgängen (IST-Ausgangsvektor) mit den erwarteten Mustern (SOLL-Ausgangsvektor). Ergibt der Vergleich keine Abweichung, ist die Schaltung in Ordnung. Der Boundary Scan Standard IEEE1149.1 beschreibt den statischen, digitalen Verbindungstest. Spricht man heute von Boundary Scan oder JTAG, so bezieht sich dies immer auf den Standard IEEE1149.1. Im Standard selbst ist der Aufbau eines Boundary-Scan-fähigen Bausteins dargelegt, wie auch die Beschreibungssprache Boundary Scan Description Language (BSDL), welche die für jeden Baustein einzigartige Boundary-Scan-Ressourcen offen legt. Zum inneren Aufbau eines Boundary Scan Bausteins definiert der Standard IEEE1149.1 hierzu vier wesentliche Bestandteile, über die ein Boundary-Scan-fähiges Bauteil verfügen muss:
· ein Test Access Port (TAP)
· ein TAP Controller
· ein Befehlsregister (Instruction register)
· ein oder mehrere Datenregister
Das Test Access Port (TAP) stellt die Schnittstelle zwischen der im Baustein befindlichen Boundary-Scan-Logik und der Außenwelt dar. Es sind drei Eingänge (zzgl. eines optionalen vierten) und ein Ausgang beschrieben. Die Eingänge sind:
· Test Clock (TCK)
· Test Mode Select (TMS)
· Test Data Input (TDI)
· Test Reset (/TRST) – optional
Beim Ausgang handelt es sich um den Test Data Output (TDO).
Die beiden Signalen TCK und TMS sowie das optionale /TRST-Signal handelt es sich um Broadcast-Signale, wohingegen das TDI hin zum TDO eine serielle Kette bilden, die so- genannte Scankette oder auch Scanpfad. Auf Baugruppen-Ebene spricht man vom Test- bus. Das Geniale bei diesem Konstrukt ist, dass nie mehr als vier (optional fünf) Signal- leitungen benötigt werden, unabhängig der Anzahl an in die Scankette geschalteter Bausteine. Im Boundary-Scan-Baustein sind der Test Clock, das Test Mode Select wie auch der Test Reset direkt mit dem TAP Controller, sprich statisch, verbunden. Die Signale sind einzig und allein verantwortlich für den Zustand. Das bedeutet gleichzeitig auch, dass sich alle Boundary-Scan-Bausteine einer Scankette immer im gleichen TAP Zustand befinden. Das bedeutet nicht automatisch, dass sich auch alle Bausteine immer im gleichen Betriebsmode bzw. Befehl befinden müssen.
Die Boundary-Scan-Zelle ist die geniale Möglichkeit, den Bauteilpin eines Bausteins gelöst von dessen normaler Funktion zu kontrollieren, d.h. einen bestimmten Pegel zu treiben oder auch zu messen. Zu diesem Zweck befindet sich die Boundary-Scan-Zelle zwischen der Kernlogik des Bausteins und dessen Peripherie (Ausgangstreiber, Eingangstreiber). Aufgrund der funktionellen Ähnlichkeit zu den physischen Antastnadeln des Incircuit-Testverfahren, welche dort den Zugriff auf die einzelnen Testpunkte realisieren, spricht man bei den Boundary-Scan-Zellen auch von „electronic nails". Der interne Aufbau einer Boundary-Scan-Zelle kann sich sehr unterschiedlich gestalten. Der Standard IEEE1149.1 beschreibt in der Fassung 2001 allein zehn unterschiedliche Zelltypen (BC_1 bis BC_10). Eigene Strukturen sind zusätzlich möglich, der Aufbau ist oft sehr ähnlich.
Jeder Boundary-Scan-fähige Baustein hat seine ganz spezielle Boundary-Scan-Struktur, ohne deren Kenntnis ein Testingenieur bzw. eine Testsoftware nicht in der Lage wäre, sinnvoll mit dem Baustein zu arbeiten. Der Standard IEEE1149.1 schreibt zwar einiges zwingend vor, lässt aber auch genügend Freiräume für Individualität. Die ist auch notwendig, was gerade am Beispiel der Struktur/Anzahl der Boundary-Scan-Zellen deutlich wird: Ein Baustein mit 20 Anschlusspins verfügt sinnvoller weise über eine geringere Anzahl an Zellen verglichen mit einem Baustein mit 1.500 Pins. Um diese Individualität zu beschreiben, wurde die Boundary Scan Description Language (BSDL) entwickelt. Sie ist das Verständigungsmedium zwischen Chiphersteller (der allein das Innenleben seines Chips kennen kann) und dem Testingenieur (der dieses Innenleben in seinem speziellen Einsatzfall verwenden möchte). Es handelt sich dabei um eine Datei.
Möglichkeiten und Grenzen des Standards IEEE1149.1
Der statische, digitale Verbindungstest nach Standard IEEE1149.1 ermöglicht alles, was im digitalen Bereich liegt und nicht zeitkritisch ist. So können Widerstände auf ihre Anwesenheit, Quarze, Treiber-Bausteine, Logik-Gatter, Reset-Bausteine und sogar RAM-Bausteine, Flash-Bausteine (parallele wie auch serielle) getestet werden, eben alles, was digital möglich ist. Bei letzteren werden zum Beispiel einfach die notwendigen Schreib- und Leseprotokolle über die Pins des Boundary-Scan-Bausteins nachgeahmt. Das funktioniert dann genau wie ein Funktionstest, nur dass es infolge der seriellen Boundary-Scan-Kette langsamer erfolgt.
Und da liegt dann auch die Limitation des Testverfahrens: die maximal mögliche Schalt-/ Messfrequenz an den Bauteilpins. Diese ergibt sich aus der Anzahl der Boundary-Scan-Zellen (also der Länge des „boundary-scan" Registers) sowie der Test Clock Frequenz. Dabei ist es egal, ob der Signalpegel eines oder mehrerer Bauteilpins geändert werden soll; in jedem Fall muss immer durch alle Zellen geschoben werden.
Bei einem mittelgroßen, Boundary-Scan-fähigen Baustein mit 500 Boundary-Scan-Zellen und einer typischen TCK Frequenz von 10 MHz ergibt sich so eine Dauer von 50 µs für einen Schiebevorgang. Mit einem Schiebevorgang kann nur ein einziger Signalwechsel am Bausteinpin ausgelöst werden. Für die entgegen gesetzte Flanke wird ein weiterer Schiebevorgang benötigt, wodurch sich eine maximal erreichbare Frequenz am Bausteinpin von 100 µs-1, also 10 kHz ergibt.
Was können moderne Tools?
Nach heutigen Erkenntnissen ergeben sich einige Grundansprüche an ein Boundary-Scan-Testsystem. So möchte sich ein Anwender sicher keine Gedanken über das richtige Schalten des Test Mode Select Signals machen, um in den richtigen Graphen in der TAP state machine zu kommen. Und er möchte sich bestimmt ganz und gar nicht mit einer TAP state machine herumplagen. Allenfalls den Betriebsmode für die Boundary-Scan-Bausteine vorgeben, mehr aber nicht. Glücklicherweise werden einem diese lästigen Arbeiten von modernen Tools tatsächlich abgenommen. Aber was ist überhaupt gemeint, wenn man über ein Boundary-Scan-Tool spricht? Ein Boundary-Scan-Testsystem besteht immer aus Hardware und Software. Die Hardware muss dabei einfach nur in der Lage sein, die TAP Signale anzusteuern. Diese Funktionalität hat jede Boundary-Scan-Hardware weltweit, dabei gibt es allerdings zum Teil gravierende Unterschiede in der Performance, also von echten Durchsatz sowie der Flexibilität. Die Unterschiede der jeweiligen Hersteller liegen in der Software, und deshalb ist in aller Regel die Software gemeint, wenn man über ein Boundary-Scan-Tool spricht. Man darf von einer modernen Boundary-Scan-Software erwarten, dass sie die notwendigen Test- vektoren automatisch erzeugt und dass sie den Operator im Prüffeld im Fehlerfall möglichst einfach zur fehlerhaften Stelle des Prüflings führt, also eine bestmögliche Diagnose. Denkt man jedoch an die Integration des Boundary-Scan-Tests in die Fertigungslinie oder in ein anderes Testsystem, so ergibt sich der Anspruch, dass ein modernes Boundary-Scan-Tool über entsprechende Schnittstellen verfügt.
Zusammenfassung
JTAG/ Boundary Scan ist das wohl genialste elektrische Testverfahren. Es ist der Sprung vom physikalischen Zugriff auf die Leiterbahnen einer Baugruppe mit all seinen physischen Grenzen hin zum elektrischen Zugriff. Dabei kommt das Testverfahren mit vier Steuerleitungen und einer Handvoll wichtiger Design For Testability Regeln aus!
Spricht man heutzutage von JTAG oder Boundary Scan, bezieht man sich immer auf den Standard IEEE1149.1, also den statischen, digitalen Verbindungstest. Dessen Grenzen liegen im analogen Bereich wie auch im digitalen Highspeed Bereich. Doch auch hier erfolgen Weiterentwicklungen mit den beiden Standards IEEE1149.4 und IEEE1149.6. Ein Boundary-Scan-Testentwickler muss sich heutzutage nicht mehr zwingend mit jedem einzelnen Detail des Verfahrens beschäftigen, da moderne, auf Bauteilmodellen basierende Tools den Großteil der Arbeiten für ihn übernehmen.
SMT/Hybrid/Packaging
Stand 6-410
Dipl.-Ing. Mario Berger, Göpel electronic GmbH, Jena
